CLOCK OUTPUT MONITORING METHOD AND CLOCK OUTPUT MONITORING CIRCUIT

Publication number: JP7307728 1995-11-21

Publication date:

FUJIZU TADASHI

Inventor: **Applicant:**

NIPPON ELECTRIC CO

Classification:

- international:

H03K5/19; G06F1/04; H04L7/00; H03K5/19; G06F1/04;

H04L7/00; (IPC1-7): H04L7/00; H03K5/19

- European:


Application number: JP19940123330 19940513 Priority number(s): JP19940123330 19940513

PURPOSE: To suppress the increase of a

Report a data error here

Abstract of JP7307728

circuit scale in accordance with the increase of the number of signals and to shorten the detection time from the generation of an abnormality to the detection. CONSTITUTION: A clock pulse generation circuit 1 generates clock signals CLK 1 to CLK n and frame pulse signals FP 1 to FP n. A comparison circuit 2 compares the waveforms of the clock signals CLK 1 to CLK n and generates a comparison result signal ALM 1 from the difference. A comparison circuit 3 compares the waveforms of the frame pulse signals FP 1 to FP n, generates a comparison result signal ALM 2 from the difference and generates a reset signal RST from the frame pulse signals. A temporary holding circuit 4 holds the signals ALM 1 and ALM 2 when these signals are outputted and release the holding of the signals by the input of a signal RST.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

庁内整理番号

(11)特許出願公開番号

特開平7-307728

(43)公開日 平成7年(1995)11月21日

(51) Int.Cl.⁶

識別記号

FΙ

技術表示箇所

H04L 7/00

H03K 5/19

Н L

審査請求 有

請求項の数3 FD (全 6 頁)

(21)出願番号

特願平6-123330

(22)出願日

平成6年(1994)5月13日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 藤津 正

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 山川 政樹

(54) 【発明の名称】 クロック出力監視方法及びクロック出力監視回路

(57)【要約】

【目的】 信号数の増大に伴う回路規模の増大を抑え、 異常が発生してから検出するまでの検出時間を短縮す

【構成】 クロックパルス発生回路1はクロック信号C LK1~CLKn及びフレームパルス信号FP1~FP nを発生する。比較回路2はクロック信号CLK1~C LKnの波形を比較してその相違から比較結果信号AL M1を生成する。比較回路3はフレームパルス信号FP 1~FPnの波形を比較してその相違から比較結果信号 ALM2を生成し、またフレームパルス信号からリセッ ト信号RSTを生成する。一時保持回路4は信号ALM 1、ALM2が出力されたときにこれを保持して信号R STの入力によりこの保持を解除する。



【特許請求の範囲】

. 7

【請求項1】 クロックパルス発生回路から出力される 複数のクロック信号及びフレームパルス信号の異常を監 視するクロック出力監視方法において、

複数のクロック信号の波形を比較してその相違から第1 の比較結果信号を生成し、

複数のフレームパルス信号の波形を比較してその相違か ら第2の比較結果信号を生成し、

前記第1又は第2の比較結果信号に基づいてクロック信 とするクロック出力監視方法。

【請求項2】 クロックバルス発生回路から出力される 複数のクロック信号及びフレームパルス信号の異常を監 視するクロック出力監視回路において、

複数のクロック信号の内の1つを基本クロック信号とし てこれと他の全てのクロック信号とを波形比較し、その 相違を第1の比較結果信号とする第1の比較回路と、

複数のフレームパルス信号の内の1つを基本フレームパ ルス信号としてこれと他の全てのフレームパルス信号と を波形比較し、その相違を第2の比較結果信号とする第201、フレームパルス信号FP1の組で説明する。図6に 2の比較回路と、

前配第1又は第2の比較結果信号が出力されたときに、 これを所定時間保持して警報信号として出力する一時保 持回路とを有することを特徴とするクロック出力監視回

【請求項3】 請求項2記載のクロック出力監視回路に おいて.

第1の比較回路は、前記基本クロック信号と他のクロッ ク信号の内の1つが入力される複数の排他的論理和回路 この結果を第1の比較結果信号とする論理和回路とから なり、

第2の比較回路は、前記基本フレームパルス信号と他の フレームパルス信号の内の1つが入力される複数の排他 的論理和回路と、この複数の排他的論理和回路の出力の 論理和をとりこの結果を第2の比較結果信号とする論理 和回路と、複数のフレームパルス信号の論理積をとりこ の結果をリセット信号とする論理稽回路とからなり、

一時保持回路は、前記第1、第2の比較結果信号からノ イズを除去する第1、第2の雑音除去回路と、この第 40 1、第2の雑音除去回路から信号が出力されたときにこ れを保持して前記リセット信号の入力により前配保持を 解除する第1、第2の保持回路と、この第1、第2の保 持回路の出力の論理和をとりこの結果を警報信号として 出力する論理和回路とからなることを特徴とするクロッ ク出力監視回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、伝送装置等で用いられ

るクロック出力監視に関するものである。

[0002]

【従来の技術】図5は伝送装置等で用いられる複数のク ロック信号及びフレームパルス信号の異常を検出する従 来のクロック出力監視回路のプロック図である。1は複 数のクロック信号CLK1~CLKn及びフレームパル ス信号FP1~FPnを発生するクロックパルス発生回 路、10は1組のクロック信号とフレームパルス信号の 出力断を検出する断検出回路、11は論理和回路であ 号及びフレームパルス信号の異常を検出することを特徴 10 る。次に、このようなクロック出力監視回路の動作を説 明する。クロックパルス発生回路1は、同期したクロッ ク信号CLK1、フレームパルス信号FP1を1組とし て、これらをクロック信号CLKn、フレームパルス信 号FPnのn組まで複数組発生する。断検出回路10 は、このような1組のクロック信号とフレームパルス信 号の出力断を検出する。

2

【0003】図6はこの断検出回路10のプロック図、 図7はこの断検出回路10の動作を説明するためのタイ ミングチャート図であり、ここではクロック信号CLK おいて、50はフリップフロップ回路、51は単安定マ ルチパイプレータ回路である。フレームパルス信号FP 1は図7(a)のように1フレームごとにクロックパル ス発生回路1から出力される。そして、フリップフロッ プ回路50は、このフレームパルス信号FP1をクロッ ク信号CLK1の立ち上がりで保持する。その結果、フ リップフロップ回路50の出力信号Qは図7(c)のよ うになる。

【0004】次に、単安定マルチパイプレータ回路51 と、この複数の排他的論理和回路の出力の論理和をとり30は、「L」レベルの信号Qが入力される度に、ある時間 幅だけ警報信号ALM4を「H」レベルにする。この時 間幅は、1フレーム周期よりも長く設定されており、よ ってクロック信号CLK1及びフレームパルス信号FP 1が正常であれば、警報信号ALM4は「L」レベルに **戻る前に信号Qで繰り返し「H」レベルに設定され、こ** の状態が維持される。

> 【0005】今、図7 (a) の箇所Cに示すように、何 らかの異常によってフレームパルス信号FP1の出力断 が発生すると、「L」レベルの信号Qが出力されなくな り、警報信号ALM4は上記の時間幅の経過後に「L」 レベルとなる。このようにして、クロック信号CLK1 又はフレームパルス信号FP1の異常が検出される。そ して、論理和回路11は、このような検出を行う複数の 断検出回路10の論理和をとって最終的な警報信号を出 カし、クロック信号CLK1~CLKn及びフレームパ ルス信号FP1~FPnの監視を実現している。

[0006]

【発明が解決しようとする課題】従来のクロック出力監 視回路は、クロック信号及びフレームパルス信号の数だ るクロック信号及びフレームパルス信号の異常を検出す 50 け断検出回路を設けなければならないため、信号数の増

大に伴ってクロック出力監視回路の規模が過大になると いう問題点があった。また、断検出回路内の単安定マル チパイプレータ回路のばらつきによる誤動作に対して余 裕をとるために、上述の時間幅を2フレーム周期以上に 設定するので、クロック信号又はフレームパルス信号に 異常が発生してから警報信号が出力されるまでの検出時 間が長くなり、異常検出が大幅に遅れることがあるとい う問題点があった。本発明は上記課題を解決するため に、信号数が増えても回路規模が過大にならず検出時間 の短縮が可能なクロック出力監視回路を提供することを 10 目的とする。

[0007]

. 7

【課題を解決するための手段】本発明は、複数のクロッ ク信号の波形を比較してその相違から第1の比較結果信 号を生成し、複数のフレームパルス信号の波形を比較し てその相違から第2の比較結果信号を生成し、第1又は 第2の比較結果信号に基づいてクロック信号及びフレー ムパルス信号の異常を検出するものである。また、複数 のクロック信号の内の1つを基本クロック信号としてこ れと他の全てのクロック信号とを波形比較し、その相違 20 を第1の比較結果信号とする第1の比較回路と、複数の フレームパルス信号の内の1つを基本フレームパルス信 号としてこれと他の全てのフレームパルス信号とを波形 比較し、その相違を第2の比較結果信号とする第2の比 較回路と、第1又は第2の比較結果信号が出力されたと きに、これを所定時間保持して警報信号として出力する 一時保持回路とを有するものである。

【0008】また、第1の比較回路は、基本クロック信 号と他のクロック信号の内の1つが入力される複数の排 他的論理和回路と、この複数の排他的論理和回路の出力 30 の論理和をとりこの結果を第1の比較結果信号とする論 理和回路とからなり、第2の比較回路は、基本フレーム パルス信号と他のフレームパルス信号の内の1つが入力 される複数の排他的論理和回路と、この複数の排他的論 理和回路の出力の論理和をとりこの結果を第2の比較結 果信号とする論理和回路と、複数のフレームパルス信号 の論理積をとりこの結果をリセット信号とする論理積回 路とからなり、一時保持回路は、第1、第2の比較結果 信号からノイズを除去する第1、第2の雑音除去回路 と、この第1、第2の雑音除去回路から信号が出力され 40 たときにこれを保持してリセット信号の入力により保持 を解除する第1、第2の保持回路と、この第1、第2の 保持回路の出力の論理和をとりこの結果を警報信号とし て出力する論理和回路とからなるものである。

[0009]

【作用】本発明によれば、複数のクロック信号の波形比 較の結果、又は複数のフレームパルス信号の波形比較の 結果によってクロック信号及びフレームパルス信号の異 常が検出される。また、一時保持回路は、複数のクロッ

1の比較回路から出力されるか、又は複数のフレームパ ルス信号の波形比較の結果である第2の比較結果信号が 第2の比較回路から出力されたときに、これを所定時間 保持して警報信号として出力する。

【0010】また、第1の比較結果信号は、クロック信 号を入力とする第1の比較回路で複数の排他的論理和回 路の出力から論理和回路にて生成され、第2の比較結果 信号は、フレームパルス信号を入力とする第2の比較回 路で複数の排他的論理和回路の出力から論理和回路にて 生成される。そして、警報信号は、第1、第2の比較結 果信号から一時保持回路内の第1、第2の雑音除去回路 によってノイズが除去されて第1、第2の保持回路によ って保持され、論理和回路によってその論理和がとられ ることにより生成される。

[0011]

【実施例】図1は本発明の1実施例を示すクロック出力 監視回路のブロック図、図2はこのクロック出力監視回 路の動作を説明するためのタイミングチャート図であ り、図5と同一の部分には同一の符号を付してある。図 1において、2はクロック信号CLK1~CLKnの波 形を比較してその相違から第1の比較結果信号ALM1 を生成する第1の比較回路、3はフレームパルス信号F P1~FPnの波形を比較してその相違から第2の比較 結果信号ALM2を生成する第2の比較回路である。

【0012】また、4は比較結果信号ALM1、ALM 2が出力されたときにこれを保持してリセット信号RS Tの入力によりこの保持を解除する一時保持回路であ る。なお、クロックパルス発生回路1はn組のクロック 信号及びフレームバルス信号を発生するが、図2におい ては、3組、すなわちクロック信号CLK1~CLK3 及びフレームパルス信号FP1~FP3を用いて説明す る。

【0013】次に、このようなクロック出力監視回路の 動作を説明する。比較回路2は、クロックパルス発生回 路1から出力されたクロック信号CLK1~CLKnの 波形を比較し、クロック信号の異常検出を行う。図3 (a) はこの比較回路2の1実施例を示すプロック図で あり、20は排他的論理和回路、21は論理和回路であ

【0014】排他的論理和回路20の各々は、クロック 信号CLK1を基本クロック信号として、これと他のク ロック信号CLK2~CLKnとの排他的論理和をと る。そして、論理和回路21は、各排他的論理和回路2 0の出力の論理和をとりこの結果を第1の比較結果信号 ALM1として出力する。

【0015】図2(a)~(c)のようにクロック信号 CLK1~CLK3に相違がない場合、比較結果信号A LM1は図2(d)のように「L」レベルのままであ る。なお、比較結果信号ALM1が「L」レベルの位置 ク信号の波形比較の結果である第1の比較結果信号が第 50 で現れる出カAはノイズである。このノイズAは、クロ

ックパルス発生回路1によって生成されるクロック信号 CLK1~CLKnが本来同じものであるにも拘らず、 回路内の部品のばらつきや伝送線の状態等によってこれ らに微小な相違が生じているために発生するものであ

【0016】また、図2(c)の箇所Bのようにクロッ ク信号CLK3に出力断が発生すると、クロック信号C LK1との間に相違が生じ、この相違が「H」レベルの 信号となって排他的論理和回路20から出力されるの で、これにより比較結果信号ALM1は図2(d)に示 10 すように「H」レベルとなる。このようにして、複数の クロック信号CLK1~CLKn間の相違を検出するこ とにより、クロック信号の異常検出を行う。

【0017】次に、比較回路3は、クロックパルス発生 回路1から出力されたフレームパルス信号FP1~FP nの波形を比較し、フレームパルス信号の異常検出を行 う。図3(b)はこの比較回路3の1実施例を示すプロ ック図であり、30は排他的論理和回路、31は論理和 回路、32は論理積回路である。

【0018】排他的論理和回路30の各々は、フレーム 20 パルス信号FP1を基本フレームパルス信号として、こ れと他のフレームパルス信号FP2~FPnとの排他的 論理和をとる。そして、論理和回路31は、各排他的論 理和回路30の出力の論理和をとりこの結果を第2の比 較結果信号ALM 2 として出力する。こうして、比較回 路3においても比較回路2と同様の異常検出が行われ る.

【0019】また、論理積回路32は、フレームパルス 信号FP1~FPnの論理積をとることでリセット信号 ームパルス信号FP1~FPnの何れかが出力断となっ てもリセット信号RSTを生成できるように論理積回路 32を用いているが、リセット信号RSTは一時保持回 路4の後述する保持動作を解除するためのものであり、 正常なフレームパルス信号FP1~FPn中の1つから 生成すればよい。したがって、論理積回路以外の他の構 成によってリセット信号RSTを生成することもでき る.

【0020】次に、こうして得られた比較結果信号AL に入力される。図4はこの一時保持回路4の1実施例を 示すプロック図であり、40は比較結果信号ALM1か ら前述のノイズAを除去する例えば積分回路からなる第 1の雑音除去回路、41は同様に比較結果信号ALM2 からノイズAを除去する第2の雑音除去回路である。

【0021】また、42は雑音除去回路40から信号が 出力されたときにこれを保持してリセット信号RSTの 入力により保持を解除する例えばフリップフロップ回路 からなる第1の保持回路、43は同様に雑音除去回路4 1の出力を保持する第2の保持回路、44は論理和回路 50 とができる。

である。

【0022】雑音除去回路40、41は、比較結果信号 ALM1、ALM2からクロック信号、フレームパルス 信号の異常と無関係なノイズBを除去する。次いで、保 持回路42、43はそれぞれ雑音除去回路40、41の 出力が「H」レベルになったら、これを所定時間保持す る。ここでの所定時間は、最長の場合でフレーム周期に なるように設定されており、したがって保持回路42、 43はリセット信号RSTの入力によってこの保持を解 除するようになっている。

【0023】そして、論理和回路44は保持回路42、 43の出力の論理和をとり、この結果を警報信号ALM 3として出力する。本実施例では、クロック信号CLK 3に出力断が発生したことにより、比較結果信号ALM 1が図2(d)のように出力されるので、警報信号AL M3が図2(i)に示すように「H」レベルとなり、リ セット信号RSTの入力に伴って「L」レベルに戻って

【0024】以上のようにして、クロック信号CLK1 ~CLKn及びフレームパルス信号FP1~FPnを監 視することができ、また波形比較によって異常検出を行 うことから、クロック信号及びフレームパルス信号の出 力断だけでなく、その波形異常も検出することができ る。

[0025]

【発明の効果】本発明によれば、複数のクロック信号の 波形比較、又は複数のフレームパルス信号の波形比較の 結果によってクロック信号及びフレームパルス信号の異 常を検出するので、クロック信号又はフレームパルス信 RSTを生成する。なお、本実施例では、負論理のフレ 30 号に異常が発生してから検出するまでの検出時間を大幅 に短縮することができると共に、検出時間のばらつきを 非常に小さくすることができる。また、波形比較を行う ことから、クロック信号又はフレームパルス信号の出力 断だけでなく、その波形異常も検出することができる。

【0026】また、第1の比較回路、第2の比較回路、 及び一時保持回路からクロック出力監視回路を構成する ことにより、クロック信号又はフレームパルス信号に異 常が発生してから検出するまでの検出時間が非常に短く て検出時間のばらつきも非常に小さく、かつ信号数が増 M1、ALM2、リセット信号RSTは一時保持回路4 40 えても回路規模が過大にならないクロック出力監視回路 を実現することができる。

> 【0027】また、第1の比較回路を複数の排他的論理 和回路と論理和回路とから構成し、第2の比較回路を複 数の排他的論理和回路と論理和回路と論理積回路とから 構成し、一時保持回路を第1、第2の雑音除去回路と第 1、第2の保持回路と論理和回路とから構成することに より、検出時間が非常に短くて検出時間のばらつきも非 常に小さく、かつ信号数が増えても回路規模が過大にな らないクロック出力監視回路を簡単な構成で実現するこ

【図面の簡単な説明】

【図1】 本発明の1実施例を示すクロック出力監視回路のプロック図である。

【図2】 図1のクロック出力監視回路の動作を説明するためのタイミングチャート図である。

【図3】 第1、第2の比較回路の1実施例を示すプロック図である。

【図4】 一時保持回路の1実施例を示すプロック図である。

【図5】 従来のクロック出力監視回路のプロック図で 10 …保持回路。

ある。


【図6】 図5の断検出回路のプロック図である。

【図7】 図5の断検出回路の動作を説明するためのタイミングチャート図である。


【符号の説明】

1…クロックパルス発生回路、2…第1の比較回路、3 …第2の比較回路、4…一時保持回路、20、30…排他的論理和回路、21、31、44…論理和回路、32 …論理積回路、40、41…雑音除去回路、42、43 …保持回路


【図1】




【図2】




[図3]




[図4]



【図6】



【図5】



【図7】

